金屬-氧化層-半導體場效應晶體管(MOSFET)是集成電路設計中的基本單元，它的電路符號和器件結構如圖1所示。典型n溝道MOS器件具有4個電極，并連接不同的電壓偏置。一般情況下源極和襯底極接低電位，比如接地。不工作時器件處于截止狀態(tài)，此時器件的源極和漏極之間沒有導電通道，相當于開關的斷開狀態(tài)。當柵極加上一個大于Vgs(th) 的正電壓后，柵極氧化層下方的p型襯底表面會產(chǎn)生反型層， 即導通溝道。溝道連通了器件源極和漏極，此時NMOS相應的處于了導通狀態(tài)。柵極電壓越高，導通越充分。
中高壓功率MOSFET通常采用垂直溝道結構，如圖2所示，器件的漏極在芯片底部，源極在芯片頂部，整個器件呈垂直結構放置。這種結構被稱為Vertical Double-diffusion MOS (VDMOS)。從結構上看VDMOS的漏極從原來的表面位置移到了器件的底部，漏極電流也相應從器件的底部流到器件的表面，變成了垂直型器件。漏極電流與溝道之間的區(qū)域是漂移區(qū)，是高壓功率器件用來耐壓的主要部分。漂移區(qū)越厚且漂移區(qū)電阻率越低，則耐壓越高，而與此同時器件的導通電阻相應的也就越高。這是因為VDMOS的Rdson 與BVdss的2~2.5次方成正比。即公式1：
Rdson = a* BV2~2.5
超級結MOSFET可以打破這個限制，其基本結構如圖3所示。它和VDMOS相比最大的區(qū)別就是在p-body下方加入了p柱，使漂移區(qū)中出現(xiàn)了交替的pn結結構。利用相鄰的pn柱之間相互耗盡的原理，將漂移區(qū)的濃度可以提升，使得器件導通時電阻率降低。而在關態(tài)時，p柱和n柱之間可以相互耗盡，使耗盡區(qū)盡量擴大，維持了較高的耐壓，由此打破了公式1的硅極限，使導通電阻與擊穿電壓達到近似線性的關系，顯著提高了器件性能。
圖3 SJ VDMOS示意圖
相對于普通VDMOS器件，超級結功率器件的速度更快，F(xiàn)OM更低，但是也會帶來其他的一些負面問題，比如高di/dt & dv/dt造成的柵極振蕩及EMI問題。因此，超級結的設計十分講究，設計不當則容易導致芯片的震蕩而使器件出現(xiàn)EMI超標的問題。
